也許有的朋友在購(gòu)買內(nèi)存后發(fā)現(xiàn)：為什么明明在商家那里可以使用，而在自己的電腦里就不能使用了呢？其實(shí)這里面就涉及到內(nèi)存Bank的問(wèn)題，今天將為大家深入分析出現(xiàn)這種情況的原因。
內(nèi)存Bank分為物理Bank和邏輯Bank。
1.物理Bank
傳統(tǒng)內(nèi)存系統(tǒng)為了保證CPU的正常工作，必須一次傳輸完CPU在一個(gè)傳輸周期內(nèi)所需要的數(shù)據(jù)。而CPU在一個(gè)傳輸周期能接收的數(shù)據(jù)容量就是CPU數(shù)據(jù)總線的位寬，單位是bit(位)。內(nèi)存與CPU之間的數(shù)據(jù)交換通過(guò)主板上的北橋芯片進(jìn)行，內(nèi)存總線的數(shù)據(jù)位寬等同于CPU數(shù)據(jù)總線的位寬，這個(gè)位寬就稱之為物理Bank(Physical Bank，簡(jiǎn)稱P-Bank)的位寬。以目前主流的DDR系統(tǒng)為例，CPU與內(nèi)存之間的接口位寬是64bit，也就意味著CPU在一個(gè)周期內(nèi)會(huì)向內(nèi)存發(fā)送或從內(nèi)存讀取64bit的數(shù)據(jù)，那么這一個(gè)64bit的數(shù)據(jù)集合就是一個(gè)內(nèi)存條Bank。目前絕大多數(shù)的芯片組都只能支持一條內(nèi)存包含兩個(gè)物理Bank。不過(guò)以前有不少朋友都認(rèn)為，內(nèi)存的物理Bank是由面數(shù)決定的：即單面內(nèi)存條則包含一個(gè)物理Bank，雙面內(nèi)存則包含兩個(gè)。其實(shí)這個(gè)看法是錯(cuò)誤的！
一條內(nèi)存條的物理Bank是由所采用的內(nèi)存顆粒的位寬決定的，各個(gè)芯片位寬之和為64bit就是單物理Bank；如果是128bit就是雙物理Bank。讀到這里，大家也應(yīng)該知道，我們可以通過(guò)兩種方式來(lái)增加這種類型內(nèi)存的容量。第一種就是通過(guò)增加每一個(gè)獨(dú)立模塊的容量來(lái)增加Bank的容量，第二種方法就是增加Bank的數(shù)目。由于目前內(nèi)存顆粒位寬的限制，一個(gè)系統(tǒng)只有一個(gè)物理Bank已經(jīng)不能滿足容量的需要。所以，目前新一代芯片組可以支持多個(gè)物理Bank，最少的也能支持4個(gè)物理Bank。對(duì)于像Intel i845D這種支持4個(gè)Bank的芯片組來(lái)說(shuō)，我們?cè)谶x購(gòu)內(nèi)存時(shí)就要考慮一下插槽數(shù)與內(nèi)存Bank 的分配問(wèn)題了。因?yàn)槿绻x購(gòu)雙Bank的內(nèi)存，這意味著在Intel i845D芯片組上我們最多只能使用兩條這樣的內(nèi)存，多了的話芯片組將無(wú)法識(shí)別。這里我建議大家最好根據(jù)自己的主板所提供的內(nèi)存插槽數(shù)目來(lái)選購(gòu)內(nèi)存，如果主板只提供了兩個(gè)內(nèi)存插槽，那就不必為內(nèi)存是單Bank還是雙Bank而擔(dān)心了。而如果主板提供了4個(gè)內(nèi)存插槽(同一種規(guī)格)，那么應(yīng)該盡量購(gòu)買單Bank或大容量雙Bank的內(nèi)存，以免給日后升級(jí)留下不必要的麻煩。
注：SDRAM與DDR內(nèi)存的物理Bank是一樣的，不過(guò)在RDRAM內(nèi)存規(guī)格中，物理Bank被通道(Channel)取代。
2.邏輯Bank
邏輯Bank的英文全稱為L(zhǎng)ogical Bank，簡(jiǎn)稱L-Bank。如果將物理Bank說(shuō)成是內(nèi)存顆粒陣列的話，那么邏輯Bank可以看做是數(shù)據(jù)存儲(chǔ)陣列。不過(guò)與物理Bank不同，SDRAM與DDR內(nèi)存的邏輯Bank并不完全一樣，所以我將分開(kāi)來(lái)簡(jiǎn)單介紹一下。
簡(jiǎn)單地說(shuō)，SDRAM的內(nèi)部是一個(gè)存儲(chǔ)陣列(圖1)，因?yàn)槿绻枪艿朗酱鎯?chǔ)，就很難做到隨機(jī)訪問(wèn)了。陣列就如同表格一樣，將數(shù)據(jù)“填”進(jìn)去。因此邏輯Bank我們可以看成是一張邏輯二維表，在此表中內(nèi)存的數(shù)據(jù)是以位(bit)為單位寫(xiě)入一個(gè)大的矩陣中，每個(gè)單元我們稱為CELL，只要指定一個(gè)行(Row)，再指定一個(gè)列(Column)，就可以準(zhǔn)確地定位到某個(gè)CELL，里面每個(gè)單元都可以存儲(chǔ)數(shù)據(jù)，而且每個(gè)單元的存儲(chǔ)空間相同──因?yàn)閷?shí)際上與物理Bank每個(gè)單元具體存儲(chǔ)數(shù)據(jù)量相同。這個(gè)具體的單元存儲(chǔ)數(shù)據(jù)量即為邏輯Bank的位寬(實(shí)際上內(nèi)存芯片的位寬就是邏輯Bank的位寬)，一般有4bit、8bit和16bit等幾種。如果你認(rèn)為不好理解的話，那么你可以用硬盤操作中的簇與扇區(qū)的關(guān)系來(lái)理解內(nèi)存中的存儲(chǔ)形式──扇區(qū)是硬盤中的最小存儲(chǔ)單元(相當(dāng)于內(nèi)存中的存儲(chǔ)體)，而一個(gè)簇則包含多個(gè)扇區(qū)(相當(dāng)于邏輯Bank中的存儲(chǔ)單元)，數(shù)據(jù)的交換都是以一個(gè)簇為單位進(jìn)行。由于工藝上的原因，這個(gè)陣列不可能做得太大，所以一般內(nèi)存芯片中都是將內(nèi)存容量分成幾個(gè)陣列來(lái)制造，也就是說(shuō)內(nèi)存芯片中存在多個(gè)邏輯Bank，隨著芯片容量的不斷增加，邏輯Bank數(shù)量也在不斷增加。
主板芯片組本身設(shè)計(jì)時(shí)在一個(gè)時(shí)鐘周期內(nèi)只允許對(duì)一個(gè)邏輯Bank進(jìn)行操作，而不是主板芯片組對(duì)內(nèi)存芯片內(nèi)所有邏輯Bank同時(shí)操作。邏輯Bank的地址線是通用的，只要再有一個(gè)邏輯Bank編號(hào)加以區(qū)別就可以了(Bank0到Bank3)。但是這個(gè)芯片的位寬決定了一次能從它那里讀出多少數(shù)據(jù)，并不是內(nèi)存芯片里所有單元的數(shù)據(jù)能夠一次全部讀出。
對(duì)于DDR內(nèi)存，邏輯Bank的作用、原理與在SDRAM中是一樣的，區(qū)別主要是在邏輯Bank容量、規(guī)格之上。從上面大家已經(jīng)知道，SDRAM中邏輯Bank存儲(chǔ)單元的容量與芯片位寬相同，但DDR中并不是這樣。DDR的邏輯存儲(chǔ)單元的容量是芯片位寬的一倍：即“芯片位寬×2=存儲(chǔ)單元容量”，同時(shí)DDR中的真正行、列地址數(shù)量也與同規(guī)格SDRAM不一樣了。這主要是由于DDR的工作原理所決定的。DDR這種內(nèi)部存儲(chǔ)單元容量的設(shè)計(jì)，就是常說(shuō)的兩位預(yù)取(2-bit Prefetch)，也稱為2-n Prefetch(n代表芯片位寬)。
注：目前品牌內(nèi)存大都在包裝和說(shuō)明書(shū)中標(biāo)明邏輯Bank，對(duì)于兼容條，你可以根據(jù)內(nèi)存顆粒上的編號(hào)標(biāo)志進(jìn)行計(jì)算。至于物理Bank，大家可以根據(jù)以上介紹的原理計(jì)算出來(lái)，在這里我就不多說(shuō)了。另外我們常說(shuō)的內(nèi)存交錯(cuò)設(shè)置并不是指的物理Bank的交錯(cuò)，也就是說(shuō)不是內(nèi)存條雙面的交錯(cuò)，而是指內(nèi)存芯片內(nèi)部邏輯Bank的交錯(cuò)。如果芯片有4個(gè)Bank，那么就可以進(jìn)行4路交錯(cuò)，如果只有兩個(gè)Bank就只能是2路交錯(cuò)。很多資料介紹的以內(nèi)存條的單面或雙面來(lái)決定交錯(cuò)是錯(cuò)誤的，實(shí)際上就是混淆了物理Bank和邏輯Bank的區(qū)別。
內(nèi)存CL與性能的關(guān)系
此外，大家在購(gòu)買品牌內(nèi)存時(shí)如果留意，就會(huì)發(fā)現(xiàn)包裝或標(biāo)貼上會(huì)標(biāo)有“CL=2.5或CL=2.0”諸如此類的標(biāo)志(圖2)。雖說(shuō)是同一種類型的內(nèi)存如DDR400，但由于上面標(biāo)志CL的數(shù)值不同，因而價(jià)格也會(huì)不同，這是為什么呢？
標(biāo)志上面的CL英文全稱為CAS Latency，為CAS的延遲時(shí)間。帶寬表示的是數(shù)據(jù)傳輸能力，在各種內(nèi)存中，在數(shù)據(jù)被真正傳輸前，傳送方必須花費(fèi)一定時(shí)間去等待傳輸請(qǐng)求的響應(yīng)，這種等待就是一種延遲，在這里的專門術(shù)語(yǔ)就叫做“Latency”。而CAS Latency就是指的是CPU在接到讀取某列內(nèi)存地址上數(shù)據(jù)的指令后，到實(shí)際開(kāi)始讀出數(shù)據(jù)所需的等待時(shí)間。內(nèi)存內(nèi)部的存儲(chǔ)單元按照行和列排成一個(gè)矩陣，內(nèi)存訪問(wèn)地址被解碼成行和列兩個(gè)信號(hào)。為了要讀出或?qū)懭肽彻P數(shù)據(jù)，內(nèi)存控制芯片會(huì)先傳送列的地址，接下來(lái)RAS信號(hào)就會(huì)被激活。然而，在存取行的數(shù)據(jù)前，還需要幾個(gè)執(zhí)行周期才行，這就是所謂的RAS-to-CAS延遲時(shí)間。同樣地，在CAS信號(hào)被執(zhí)行后，也同樣需要幾個(gè)周期。使用標(biāo)準(zhǔn)PC133的SDRAM大約是2到3個(gè)周期；而DDR RAM則是4到5個(gè)周期。在DDR中，真正的CAS延遲時(shí)間則是2到2.5個(gè)執(zhí)行周期。RAS-to-CAS的時(shí)間則視技術(shù)而定，大約是5到7個(gè)周期，這也是延遲的基本因素。
可以說(shuō)與CL=2.5(DDR)或CL3(SDRAM)比起來(lái)，CL=2內(nèi)存更具優(yōu)勢(shì)，這個(gè)優(yōu)勢(shì)可以通過(guò)總延遲時(shí)間的對(duì)比看出來(lái)。總延遲時(shí)間=系統(tǒng)時(shí)鐘周期×CL模式數(shù)+存取時(shí)間(tAC)。比如某DDR333內(nèi)存的存取時(shí)間為6ns，當(dāng)我們將設(shè)定CL模式數(shù)為2.5(即CAS Latency=2.5)，則總延遲時(shí)間=6ns×2.5+6ns=21ns，而當(dāng)將CL設(shè)為2的時(shí)候，總延遲時(shí)間=6ns×2+6ns=18ns，足足減少了3個(gè)執(zhí)行周期；如果你的DDR266內(nèi)存是采用默認(rèn)143MHz的7ns芯片，當(dāng)CL=2時(shí)，則其總延遲時(shí)間=7ns(系統(tǒng)時(shí)鐘周期)×2+7ns=21ns。因此對(duì)于一款性能超群的DDR266內(nèi)存來(lái)說(shuō)，其性能可以達(dá)到DDR333的水準(zhǔn)，這也就是為什么超頻玩家喜歡選擇CL值較低內(nèi)存的原因。在這里也建議你在買內(nèi)存的時(shí)候，如果CL=2的內(nèi)存價(jià)格只比其他的高一點(diǎn)，那你最好買CL=2的產(chǎn)品(不過(guò)你要記住不同速度的內(nèi)存混在一起時(shí)，最慢的內(nèi)存就會(huì)成為性能瓶頸。舉例來(lái)說(shuō)，如果你插上1條CL=2的內(nèi)存以及一條CL=2.5的內(nèi)存，那兩條內(nèi)存都會(huì)以CL=2.5的設(shè)置來(lái)執(zhí)行)。此外，目前各內(nèi)存顆粒廠商除了從提高內(nèi)存時(shí)鐘頻率來(lái)提高DDR的性能之外，已經(jīng)考慮通過(guò)更進(jìn)一步的降低CAS延遲時(shí)間來(lái)提高內(nèi)存性能，這在DDR上是可行的，預(yù)計(jì)CL=1.5會(huì)是下一個(gè)發(fā)展的目標(biāo)。
不過(guò)，并不是說(shuō)CL值越低性能就越好，因?yàn)槠渌囊蛩貢?huì)影響這個(gè)數(shù)據(jù)。例如，新一代處理器的高速緩存較有效率，這表示處理器比較少地直接從內(nèi)存讀取數(shù)據(jù)。再者，列的數(shù)據(jù)會(huì)比較常被存取，所以RAS-to-CAS的發(fā)生幾率也大，讀取的時(shí)間也會(huì)增多。最后，有時(shí)會(huì)發(fā)生同時(shí)讀取大量數(shù)據(jù)的情形，在這種情形下，相鄰的內(nèi)存數(shù)據(jù)會(huì)一次被讀取出來(lái)，CAS延遲時(shí)間只會(huì)發(fā)生一次。此外，也許有一些朋友會(huì)注意到，當(dāng)把DDR內(nèi)存的CL從標(biāo)準(zhǔn)的2.5設(shè)置到2工作模式下的時(shí)候，反而系統(tǒng)的性能還沒(méi)有默認(rèn)的CL=2.5好了，這是什么原因呢？這是因?yàn)閮?nèi)存的品質(zhì)不太好，不能穩(wěn)定地工作在CL=2這種模式下，在此模式下會(huì)出現(xiàn)在存取數(shù)據(jù)的時(shí)候數(shù)據(jù)常常被“丟失”的情況(即數(shù)據(jù)讀取命中率降低)。不能取得數(shù)據(jù)，當(dāng)然就只能重新讀取，這樣就浪費(fèi)掉了很多時(shí)間，從而造成系統(tǒng)效率低。
附注：在內(nèi)存條上的SPD芯片中已經(jīng)包含有CL相關(guān)信息。當(dāng)啟動(dòng)電腦時(shí)，BIOS會(huì)檢查此項(xiàng)內(nèi)容，并且以內(nèi)存標(biāo)稱的CL模式運(yùn)行。
